内存频率如何影响延迟 - 更紧的时序 vs. 更高的频率
CL（CAS 延迟，或者列地址选通脉冲延迟）是通过时钟周期来衡量的，通常称作“Ticks”。因此CAS值为4意味着4个周期，你们都知道这个与内存速度是独相联系的。速度越高，周期时间越快，意味着低内存速度搭配低CAS值能比高内存速度高时序提供更低的延迟（通常意味着更大的带宽）。
为什么我要说这些？简单来说，高频率还是更紧的时序一直都是超频者之间的古老话题，有些人相信X处理器在高频率高时序时表现得更好，同时，另一些人认为低速度搭配低时序时会更好的人会被下面的。事实上，就像这世界上的很多事情，真像往往在两者之间。我可以很高兴的说两边人都部分正确（也可以说都部分不正确）
CL 3 = 3 x 3.76 ns = 11.28 ns
CL 4 = 4 x 3.76 ns = 15.04 ns
CL 5 = 5 x 3.76 ns = 18.80 ns
CL 4 = 4 x 3.76 ns = 15.04 ns
CL 5 = 5 x 3.76 ns = 18.80 ns
呵呵！CL6看起来也不是很差...我们继续...
PC-8000 -> DDR-1000 -> 500MHz 基础频率
500MHz = 500 百万周期/秒 = 2.00 x 10-9 秒/周期 (2.00 ns)
CL 3 = 3 x 2.00 ns = 6.00 ns
CL 4 = 4 x 2.00 ns = 8.00 ns
CL 5 = 5 x 2.00 ns = 10.00 ns
CL 6 = 6 x 2.00 ns = 12.00 ns
CL 4 = 4 x 2.00 ns = 8.00 ns
CL 5 = 5 x 2.00 ns = 10.00 ns
CL 6 = 6 x 2.00 ns = 12.00 ns
这张图描述了这个过程：
编辑：更新了DDR 速度/延迟 表格（2007年2月8日）
我把我认为重要的趋势在图表里进行了加亮。灰色格子指代高性能的点...DDR-800@CL3.DDR-1000@CL4等等。红色格子表示接近最佳性能的点（通常显得保守）-再往右边看就会发现延迟显著增加。绿色的格子表示“自杀”设置（往左边一格）。DDR-1000 是可以跑到CL3...除非你希望它在一周内烧掉。
我要说的第二个事就是：DDR3已经来了。别被他们CL6、CL7甚至CL9给吓住。如果你继续绘制这个图表的话，继续延伸速度和延迟等级我很确信你会发现这他们仍然保持着一致的趋势。这些“高”延迟对保持最低信号样本并且保存数据传输时延来说是非常必要的。
过段时间再来看我们更多的讨论，包括如何设置你的CPU倍频，NB Strap以及内存Strap（以及时序）以追求最大化的性能。记住，每一个部件都有个最大性能点，不幸的是他们不是简单的拉高就能决定的。我们的目标是找到让系统达到最佳的办法...
过段时间再来看我们更多的讨论，包括如何设置你的CPU倍频，NB Strap以及内存Strap（以及时序）以追求最大化的性能。记住，每一个部件都有个最大性能点，不幸的是他们不是简单的拉高就能决定的。我们的目标是找到让系统达到最佳的办法...
对Kris的表格稍微加一点注释
本文版权所有，未经许可，请勿转载
内容合作请 联系我们
毛心宇 大学士 | Blog | 2008年08月01日
好专业啊……